(495)510-98-15
Меню
Главная »  Промышленная электроника 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 [ 84 ] 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166

1-я ячейка

& \&

-я ячейка

П ! П'

! *

Ц о-

I t

Ц 0

t

Рис. 3.54. Схема двухтактного последовательного регистра на D-триггерах (а) и его временные диаграммы (б)

ного триггера первой ячейки и переключению его в состояние При этом основной триггер второй ячейки по входам элемента /Ц (Qi = 1, Т = 1) переключается в состояние Q2 = 1.

На этапе действия второго тактового импульса дополнительны^ триггер первой ячейки поддерживается в состоянии Q[ = 1 по обой! входам элемента И iy а дополнительный триггер второй ячейки остает ся в состоянии Q2 = 0 по обоим входам его элемента Их.

После окончания второго тактового импульса элементы fit, дополнительного триггера первой ячейки закрываются, что вызываС переключение этого триггера в состояние Qi = 0. Дополнительны^ триггер второй ячейки переводится в состояние Q2 = 1 наличие^ единиц на входах его элемента И\. Таким образом, происходит пере мещение входной информации во второй разряд регистра.

Каждая ячейка (разряда) многотактного регистра со стоит в общем случае из m последовательно включенных триггеров!



павление многотактным регистром производится т последователь-

стями тактовых импульсов, причем каждая из последовательности предназначена для управления одноименными триггерами сТееК. Применение многотактного режима работы является еще од- им методом разнесения во времени операций считывания и записи й формации в разрядах регистра. Главное же преимущество много-Иактных регистров - их высокая информативность, обусловленная большим числом выходов каждого разряда.

Построение двухтактных регистров сдвига показано на примере двухразрядного регистра (рис. 3.54, а). Каждая его ячейка состоит из ДВУХ -триггеров предыдущей схемы. Управление основными триггерами ячеек осуществляется тактовыми импульсами Тх, а дополнительными - Т2. Фазовый сдвиг второй последовательности тактовых импульсов относительно первой равен тс (Т/2).

Процесс записи информации (при наличии единичного сигнала на входе) иллюстрируют временные диаграммы рис. 3.54, б. Первым тактовым импульсом по каналу 7\ записывается единица в первый триггер первой ячейки. Затем тактовым импульсом по каналу Т2 записывается единица во второй триггер первой ячейки. Вторым тактовым импульсом канала 7\ осуществляется считывание единицы с первого триггера первой ячейки и запись единицы в первый триггер второй ячейки. Вторым тактовым импульсом по каналу Т2 устанавливается в состояние О второй триггер первой ячейки, а во второй триггер второй ячейки записывается единица.

Аналогично выполняются регистры сдвига на большее число тактов работы.

Параллельно-последовательные и реверсивные регистры. В параллельно-последовательных регистрах сочетаются свойства регистров параллельного и последовательного действия. Они позволяют осуществлять запись информации как в последовательном, так и параллельном коде, в связи с чем могут быть использованы для преобразования кодов из последовательного в параллельный и обратно. Эти регистры Допускают однотактный (рис. 3.55) и многотактный принципы построения.

Для преобразования последовательного кода в параллельный серией тактовых импульсов в регистр записывается информация (число) последовательного кода. Выходы разрядов регистра при этом пред-

Выходы параллельного кода

тельного кода

1-я ячейка

Г

2-я ячейка

-а- 1-я -* 2-Я 3-Я -----* П-Я

ячейка , ячейка ячейка ячейка

j-0 Выход последовательна га кода

Входы параллельного кода

Рис. 3.55. Структурная схема параллельно-последовательных

регистров



ставляют ту же информацию в параллельном коде. Для обрати, преобразования информация в регистр вводится по входам паралле., ного кода. Посредством серии тактовых импульсов с выхода посл него разряда регистра информация считывается в последовательна коде.

Реверсивные регистры предназначены для осуществления сдв кода числа в сторону как старшего, так и младшего разрядов. Регис содержит связи последовательной передачи информации в направ нии от младших разрядов к старшим, а также от старших разряд к младшим. Прямой или обратный сдвиг кода осуществляют упр ляющим сигналом, вводящим в действие либо прямую, либо обра, ную связи между разрядами.

§ 3.15. КОМБИНАЦИОННЫЕ СХЕМЫ. ДЕШИФРАТОРЫ

При разработке различного рода цифровых управляющих ус: ройств часто необходимо решать задачу, когда управляющее возде ствие определяется значениями входных сигналов только в данны' момент времени и не зависит от их значений в предыдущие момент времени. Иными словами, выходной сигнал, характеризующий упра: ляющее воздействие, здесь зависит только от наличия соответствую; щей комбинации сигналов на входах устройства. Такой принцип п строения используют, в частности, для управления позиционные исполнительными механизмами, осуществления контроля, сигнал зации и защиты, реализации программного управления последова. тельностью операций по заданному алгоритму и т. д.

Устройства, предназначенные для решения подобных задач, на зывают комбинационными схемами или автомат-ми с нулевой памятью.

Принцип проектирования комбинационных схем заключается i следующем. По требуемому алгоритму работы схемы находят упра~ ляющее воздействие (функцию) от входных сигналов (переменных) Затем по найденной функции синтезируют логическую схему ее pea? лизации. Задачу нахождения функции связывают с необходимость}! построения схемы с минимальным содержанием в ней логических эл ментов. Для этого функция предварительно проходит стадию миним-зации, т. е. приведения ее к наиболее простому виду. Математиче ким аппаратом анализа и синтеза комбинационных схем служи-алгебра логики (см. §3.9). Примером комбинационных схем являютс дешифраторы.

Дешифратором называют комбинационную логическую схему, в которой каждой из комбинаций сигналов на входах соответствует сигнал только на одном из его выходов. Они находят примен ние в управляющих системах для выдачи управляющих воздействие в те или иные цепи в зависимости от комбинации сигналов на входах. Широко распространены дешифраторы для преобразования кодов; например двоичного или двоично-десятичного в десятичный.

На рис. 3.56 приведена схема дешифратора, предназначенного для перевода показаний двоично-десятичного счетчика (см. ркс. 3.47)



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 [ 84 ] 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166



© 2018 ООО "Стрим-Лазер": Лазерная гравировка.
Все права нотариально заверены. Копирование запрещено.