(495)510-98-15
Меню
Главная »  Промышленная электроника 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 [ 78 ] 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166

R = 0. Если до этой комбинации сигналов на входах триггер нахо ся в состоянии логического 0 , то при ее наступлении в триггере писывается логическая 1 . Состояние 1 триггера сохраняется, £ он находился раньше в этом состоянии. Действительно, при S для элемента Эг ИЛИ - НЕ независимо от сигнала на втором вх Q = 0 (см. рис. 3.30, в). Тогда для элемента Э{ на обоих входах бу логические 0 , что обусловливает Q = 1 (см. рис. 3.30, в).

Аналогично можно показать, что при обратной комбинации вх ных сигналов (S = 0, R = 1) триггер устанавливается в состоят! логического 0 (Q = 0).

При S = R = 0 в триггере сохраняется предшествующее сост§ ние ( 0 или 1 ). Например, при Q = 0 на обоих входах элемента]з присутствуют логические 0 , что дает Q = 1. Сигнал на правом в, де элемента Э\ равен единице, вследствие чего (см. рис. 3.30, в) в триггере поддерживается состояние Q = 0.

Комбинация S = R = 1 для схемы триггера на элементах ИЛИ НЕ является запрещенной ввиду неопределенности его со--стояния. Для этой комбинации Q = Q = 0. Схеме триггера соответствуют временные диаграммы, приведенные на рис. 40, в. *

Из двух рассмотренных схем асинхронных -S-триггеров триггё, на логических элементах И - НЕ (см. рис. 3.39, а) нашел больш* применение ввиду большей распространенности этих элементов ч сериях интегральных микросхем. $

Н а рис. 3.41, а приведена структурная схема та ктируемогЖ /-S-триггера на элементах И - НЕ. Переключения в тактируемое триггере возможны, как отмечалось, лишь при наличии разрешаю!, щего сигнала (импульса тактов), подаваемого на вход Шг Эта особенность схемы связана с применением на входах асинхронного R-S-триггера двух управляющих элементов И - НЕ (33, Э4)Г Принцип действия схемы иллюстрируют временные диаграммы, приведенные на рис. 3.41, б.

При нулевых значениях сигналов на всех трех входах (S = R = = Т = 0) на выходах элементов 53, 54 действует логическая Ь. Состояние -S-триггера на элементах Э2 остается без изменения (интервал времени t - 4); на рис. 3.41, б принято за нулевое. Состояние триггера сохраняется и при S = 1, R = Т = 0 (интервал времени tt - t2). В момент времени t2 сигналы логической 1 совпадают по входам S и T(S = Т = 1, R = 0). На выходе элемента Э3 действует логический 0 , а на выходе элемента Э4 - логическая 1 , что приводит к переключению триггера на элементах Эг, Э2 в состояние 1 .

Очередное переключение триггера возможно лишь в момент времени t4, когда R = Т = 1, S = 0, а также в момент времени t6, ког-да S = Т = 1, R - 0. Комбинация S = R = Т = 1 в триггере должна быть исключена, так как на выходах элементов Э3, Э4 при этом присутствовал бы одновременно сигнал 0 , что, как известно, запрещено для асинхронного /?-5-триггера на логических элементах И -НЕ.



Тактируемые J-S-триггеры нашли широкое применение в уетрой-х цифрового действия для хранения двоичной информации в

ние времени, большего ее существования в исходном источнике,

яг

°Т р-трнггеры. Г>-триггеры имеют один информационный вход. Со-пяяию логической 1 соответствует единица на входе триггера, СТсостоянию логического О - нулевой уровень входного сигнала.

ример Для хранения промежуточной информации, передаваемой йй цеТЧиков импульсов и регистров (см. §3.13, 3.14).


JUljl jl4L

о


Рис. 3.41. Структурная схема тактируемого R-S-триггера (а) и его временные диаграммы (6 )

Рис. 3.42. Структурная схема тактируемого D-триггера (а) и его временные диаграммы (б)

На практике наибольшее применение получили тактируемые (одно-тактные и двухтактные) D-триггеры. Их обозначение обусловлено свойством сохранять состояние логической 1 после снятия входного сигнала до прихода очередного тактового импульса (delay - задержка).

£)-триггеры широко используют при построении регистров (см. § 3.14).

На рис. 3.42, а приведена структурная схема однотактного -триггера, выполненная на основе асинхронного /?-5-триггера.



Временные диаграммы, поясняющие его принцип действия, изоб. жены на рис. 3.42, б.

Предположим, что к моменту прихода входного сигнала £>-трд гер находился в состоянии логического О (Q = О, Q = 1). В инте вале времени tx - t2, когда действует входной сигнал D, состоян/ триггера не изменяется, так как при этом Т = 0 и сигналы на вход$ элементов ЭХ,Э2 S = R = 1. Действие сигнала Т = 1 в момент в'/ мени t2 обусловливает на выходе элемента Э3 S ~ О, а на выходе эл

& и,

&. иг

д

в

Рис. 3.43. Структурная схема однофазного двухтактного £>-триггера (а) и его временные диаграммы (б)

мента Э4 R = l. Это приводит к переключению триггера в состояние! логической 1 (Q = 1, Q = 0). Состояние 1 триггера не изменится до момента времени /4, так как при Т - 0 сигналы на входах асинхронного триггера S ~ R = I. Появление в момент времени /4 сигнала Т = 1 дает R = 0, S = 1 и вызывает переключение триггера в состояние логического 0 .

Принцип действия двухтактных D-триггеров подобен одно-тактным. Отличие заключается в том, что запись информации в них производится с участием одной последовательности тактовых импульсов, а считывание - с участием другой последовательности тактовых импульсов. Обе последовательности тактовых импульсов имеют фазовый сдвиг в 180°.

Двухтактные D-триггеры просто реализуются на комбинированных логических элементах.

На рис. 3.43, а приведена структурная схема однофазного (имеющего один выход) двухтактного D-триггера на элементе 2И - ИЛИ. Запись единицы в триггере осуществляется при одновременном действии сигналов T2,D на входах элемента Я2,а считывание производится по входу 7\ элемента Их. Процессы в схеме иллюстрируют временные диаграммы рис. 3.43, б.

До момента времени tx триггер находится в состоянии 0 . При наличии в момент времени tx сигналов на обоих входах элемента И г происходит изменение состояния триггера (Q = 1). Это состояние



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 [ 78 ] 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166



© 2018 ООО "Стрим-Лазер": Лазерная гравировка.
Все права нотариально заверены. Копирование запрещено.